外文翻译资料

英语原文共 6 页，剩余内容已隐藏，支付完成后下载完整资料

基于FPGA的模拟微硬盘读写通道伺服信号系统的设计

Qingdong Wang*, Changsheng Xie, Dexiu Huang, and Chun Liu

Dep. of Computer Science, HUST, Dep. of Optoelectronic Storage, WNLO

Wuhan Hubei, P.R. China

wangqingdong@tom.com

摘要：模拟微硬盘读写通道伺服设计和测试信号在现代科学研究中是很重要的。本文研究的是一种通过高集成的直接数字频率合成(DDFS)技术来模拟伺服信号微硬盘的读写通道，从而完成可编程信号发生器的设计。这个设备使用大规模集成电路FPGA(现场可编程逻辑)集成高速PDSP(可编程数字信号处理器)设计和直接数字频率合成等技术。测试结果表明,该设备具有较高的精度,电路不需要连接过滤器,就可以输出2-100的有序谐波。电路设计简单,可靠并且可编程。

关键字：伺服信号,PDSP（可编程数字信号处理器）、FPGA（现场可编程逻辑）、直接数字频率合成（DDFS）

1 前言

直接数字频率合成（DDFS）在研究微硬盘的读写通道模拟各种伺服信号，从而完成高质量的信号发生器的设计中扮演着一个重要的角色。DDFS影响着信号发生器发出信号精度的各项指标,如分辨率,稳定性和波失真等。

目前,我们通常使用传统的分立器件和设计方案集成电路,但其有复杂的电路设计,大电路消耗，噪音干扰等缺点，并且还需要连接滤波电路,并且具有信号精度低,无法现场修复等问题。

本文介绍了一种0.0001 hz-15mhz高伺服信号产生的-集成的设计方案，这个方案采用直接数字频率合成技术而且高精度。

24位D / A转换器和信号发生器,请参阅图1(A)的一般设计原则。FPGA超大规模集成了高速PDSP,2 k * 24位内存和计算数字频率合成。它利用PDSP信号离散点计算,其中包含振幅值和相位信息,然后存储在RAM中。在每个周期有1024点这个解决方案。信号波表存储在RAM中,大小2 k,生成循环通过地址计数器的脉冲信号,然后获取RAM的24位二进制代码,然后发送到D / A变换器和输出光滑连续信号。信号幅值精度为0.02%,稳定是0.002% /分钟,相位精度0.02°,频率精度0.0001赫兹,可以覆盖2-100的谐波。

2 直接数字频率合成

DDFS,直接数字频率合成的简称,是近几年一种新的频率合成技术,对进口先进的数字处理领域理论的信号合成很重要,并标志着进入第三代合成技术。其特征是由电脑合成频率,改变数字信号转化为模拟信号通过D / A转换器,然后进行时域频率合成。DDFS的主要优势:短时间的频率转换(纳秒级),相位和振幅可以程序控制,相同的输出频率较为稳定。图1(b)是直接数字频率合成系统的基本原理图。

图1（a）综合设计原理图

图1（b）直接数字频率合成系统原理图

2.1 传统设计的直接数字频率合成

分频器在4位数的加减计数器（74ls191）和串联的四个芯片上工作，加法计数器电路利用74 ls283加法器实现级联模式。如果模块1024加法器电路需要使用三个74 ls283芯片进行信号波计算,就会放到后面存储。这种解决方案的缺点是:复杂的电路设计,无法改变现场设计,电路消耗高、精度和信号质量不好。

2.2 基于FPGA的直接数字频率合成设计

分频器、加法器、查找表和信息的信号波形由FPGA实现,如频率、相位和振幅,都应由DSP实时转换,发送到FPGA。因为可编程性,灵活性、高速等优点，FPGA发展迅速,广泛应用于数字电路的设计和数字信号处理[2][3]。因为它高速的过程,灵活的修改,特别是在数字信号处理的能力[4][5]，使得基于FPGA集成设计的PDSP和直接数字频率合成领域越来越突出数字信号产生的过程。本文基于直接数字频率合成技术[1]的信号发生器的设计,其特殊的PDSP设计利用了FPGA的优点。与过去的实现模式相比,它可以减少组件数量和电路的干扰,并且增加信号稳定,也可以被修改。

3 在FPGA上实现PDSP和直接数字频率合成器

与外部连接DSP相比,PDSP的优点是灵活性更高,更方便修改和更低的成本。在这里,我们只使用PDSP的基本功能。直接数字频率合成是基于概念的阶段,它是一种新的频率合成技术用来直接合成所需要的波形。它远远超过了传统频率合成技术在一系列指标,如相对带宽、频率转换时间、相位的连续性,正交输出,高分辨率和集成等。

3.1 直接数字频率合成的实现

阶段加法器是级联的n位全加器的n位积累,能够积累计算频率控制字的二进制代码。这是一种典型的反馈电路,积累的高M-digit结果生成可以抽样的内存地址值查表,通过这种方式,一个周期性的信号波值是存储在查找表中。显然,这里的存储RAM可以被认为是一个转换器从阶段到振幅值。所以,它可以驱动RAM的D / A转换器输出值,然后转换成模拟信号波形需要通过过滤器。同时,n位积累的输出也可以认为是全加器的下一轮添加频率数据,直到16位加法器相满溢出,最后完成一个圆,形成DDFS指定圈的信号。

3.2 直接数字频率合成FPGA上的实现

FPGA的设计包含三个部分:

(1)查表计算的设计

计算1024点分散波形的频率、相位、振幅的信号,然后存储在RAM中,因此需要设计一个1 k * 24位RAM和24位* 24位乘法器。

(2)直接数字频率合成的设计

使用16位分频器作为32位加法器的时钟输入,采用300 mhz时钟分频器的输入,那么高的增加结果的加法器可以寻址的内存。

(3)设计读写控制器的RAM和D / A转换器

设计数据总线、地址总线、控制总线读写操作的RAM和D / A转换器。

3.3 PDSP在FPGA上的实现

PDSP函数实现了设计一个24位* 24位乘法器和一个32位加法器。

在这个设计中,我们采用FPGA芯片Stratix IIIE EP3SE50由阿尔特拉公司提供，实现直接频率合成和PDSP。EP3SE50是阿尔特拉对于DSP和多存储应用程序的最新产品,支持高速核心和I / O优化内部存储和灵活的I / O。自适应逻辑模块(ALM)EP3SE50是19000,逻辑等效单元的数量(LE)是47500年和1836年(比特)嵌入式阵列块,可提供最大144 kb ROM / RAM,所以它可以满足直接频率合成和PDSP。

FPGA实现的电路设计采用VHDL硬件描述语言,因为VHDL硬件描述语言可以种植到不同的FPGA芯片。在此系统中,FPGA的外部连接最高500 mhz频率的晶体,可以表示为一个高速系统。所以当奠定了PCB,应注意隔离在噪声干扰的情况下,也应该避免诱导时钟。此外,还需要采取一些措施,提高运行速度,如流水线技术和设计高速电路采用FPGA器件的进位链。图2(a)显示了直接频率合成的仿真实现过程,在其中,信号加法器的地址添加沿着信号加法器,80m_clk时钟频率分裂后,脉冲输出。图2(b)是查表的设计仿真计算,RAMADDRESS是地址生成器的RAM,INTEGER_COUNTER乘数。

3.3.1 直接频率合成的主要模块设计

直接频率合成可以参考以上原则,通过硬件描述语言(VHDL)来描述,下面是部分

原始程序。

BEGIN

PROCESS(CLK)

BEGIN

COUNTER[31..0]=COUNTER[31..0]-1;

CLK=COUNTER[31];

IF(CLKrsquo;event AND CLK＝rsquo;1rsquo;) THEN

\ clock rising edge trigger

FREQ＜＝FREQINPUT;

AC0＜＝AC0＋FREQ; \adding

END IF;

END PROCESS;

RAMADDR＜＝AC(ADDER WIDTH-1 DOWN TO ADDER WIDTH-16); \

high 16-digit of adding result is the address bit of look-up table

RAM: LPM_RAM\ calling of RAM look-up table

3.3.2 直接频率合成的控制模块设计

直接频率合成的系统控制的设计是因为要实现必要的功能,如相位调制和振幅调制,这是一种利用FPGA的灵活性的设计。原理图是指图3(a)。

3.3.3 PDSP的控制模块设计

PDSP是一种查找表,它的设计也利用FPGA的灵活性。原理图是指图3(b)。

图2（a）DDFS仿真

图2（b）PDSP仿真

图3（a） DDFS原理图

图3（b） PDSP原理图

3.3.4 测试结果的比较

这个设计和传统设计的比较结果由表1、2和3呈现，其中比较的有振幅,相位和频率。它可以表明,这个设计精度提高很多,符合预期的结果。

表1 改进方案与传统方案振幅比较

表2 改进方案与传统方案相位比较

表3改进方案与传统方案频率比较

4 总结

本文是一个在FPGA上设计的模拟微硬盘读写通道伺服信号系统,试验结果证明了改进方案与传统设计相比输出信号的质量增强很多，而且这种解决方案的有效性也能被认可。

5 参考文献

1. Liu, L., Hu, Y.-S.: Digital Signal Processing with Field Programmable Gate Arrays.

Tsinghua University Press, Beijing (2003)

2. Wang, C.-M., Shun, H.-B., Ren, Z.-H., et al.: TMS320C5000 Serial DSP System Design

and Research Example. Electronics Industry Press, Beijing (2004)

3. Qi, C.-J.: Arithmetic Analyse and Application Digital Signal Processing Technology.

Machine Industry Press, Beijing (2005)

4. Ren, X.-D., Wen, B.: CPLD/FPGA Advanced Application Design Guide. Electronics

Industry Press, Beijing (2003)

5. Zhu, Z.-Y., Weng, M.-Y.: FPGA Design and Application. Xian Electronics Science

剩余内容已隐藏，支付完成后下载完整资料

资料编号：[28474]，资料为PDF文档或Word文档，PDF文档可免费转换为Word